Desain dan Implementasi Akselerator Konvolusi CNN Menggunakan Systolic Array pada FPGA untuk Pemrosesan Citra - Syafillah, Mohammad Ardian; Sulistiyanto, Nanang; Muttaqin, Adharul (Jurnal Mahasiswa TEUB, 2025)
Convolutional Neural Network (CNN)merupakan metode pemrosesan citra yang unggul dalammengekstraksi fitur, namun memiliki kebutuhan komputasitinggi yang kurang efisien jika dijalankan pada perangkatdengan sumber daya terbatas. FPGA menjadi solusi potensialkarena menawarkan efisiensi energi dan pemrosesan paralel.Penelitian ini bertujuan untuk merancang danmengimplementasikan akselerator lapisan konvolusi CNNberbasis systolic array pada FPGA. Penelitian ini merancangdan mengimplementasikan sistem akselerasi konvolusimenggunakan systolic array untuk pemrosesan citraberukuran 16×16 piksel dengan satu kernel berukuran 3×3.Systolic array yang dirancang mampu menghasilkan delapanoutput secara paralel. Hasil pengujian menunjukkan bahwaakselerator yang dirancang mampu mempercepat proseskonvolusi hingga delapan kali lebih cepat dibandingkanperangkat lunak. Selain itu, error rata-rata dan maksimumyang dihasilkan relatif rendah dan tidak berdampaksignifikan terhadap akurasi prediksi.Kata kunci—CNN, FPGA, konvolusi, systolic array