Implementasi dan Simulasi Half Adder dan Full Adder Berbasis Gerbang Logika Menggunakan EWB - Alhibarsyah Alhibarsyah (Jurnal Alih Teknologi Sistem Informasi (JATSI), 2026)
Penelitian ini bertujuan untuk merancang dan mensimulasikan rangkaian kombinasional berupa half adder dan full adder menggunakan perangkat lunak Electronic Workbench (EWB). Metode yang digunakan adalah eksperimen berbasis simulasi dengan menyusun rangkaian menggunakan gerbang logika dasar seperti XOR, AND, dan OR, kemudian menguji setiap kombinasi input untuk mengamati output melalui indikator LED. Hasil simulasi dibandingkan dengan tabel kebenaran teoritis untuk mengetahui tingkat kesesuaian. Hasil penelitian menunjukkan bahwa seluruh output rangkaian half adder dan full adder memiliki kesesuaian 100% dengan teori aljabar Boolean. Hal ini membuktikan bahwa EWB mampu merepresentasikan fungsi logika digital secara akurat dan efektif sebagai media pembelajaran sistem digital. Namun, simulasi yang dilakukan masih bersifat ideal dan belum mempertimbangkan faktor non-ideal seperti propagation delay dan konsumsi daya. Kata kunci: Rangkaian Kombinasional, Half Adder, Full Adder, Gerbang Logika, Electronic Workbench