EKSPRESI REGULAR PADA SUATU DETERMINISTIC FINITE STATE AUTOMATA - Didi Suhaedi (Universitas Islam Bandung, 2007)
Automata merupakan suatu sistem yang terdiri atas sejumlah berhingga state, dimana state menyatakan informasi mengenai input yang lalu, dan dapat juga dianggap sebagai memori mesin. Input pada mesin automata dianggap sebagai bahasa regular yang harus dikenali oleh mesin. Selanjutnya mesin automata membuat keputusan yang mengindikasikan apakah input itu diterima atau ditolak. Representasi suatu bahasa regular pada automata lebih lazim diwakili dengan menggunakan ekspresi regular.Kata Kunci: bahasa regular; ekspresi regular; finite state automata