SIMULASI DAN VERIFIKASI DESAIN IC SEVEN SEGMENT PADA MODEL BEHAVIORAL - Robby Kurniawan Harahap (STMIK JAKARTA STI&K, 2019)
Penulisan ini membahas desain Integrated Circuit (IC) untuk membangun seven segment. Seven segment digunakan untuk menampilkan angka integer desimal dari masukkan format Binary Code Decimal (BCD). IC seven segment ini dibangun dengan metode desain digital ASIC pada tahap model behavioral sebagai abstraksi sistem digital. Proses desain terdiri dari desain rancangan berbasiskan High Description Language (HDL), simulasi HDL dan verifikasi HDL. Seven segment ini berfokus pada 10 angka desimal ?0? sampai dengan ?9?. Hasil simulasi dapat bekerja dan menghasilkan pola yang sesuai dengan tabel kebenaran. Verifikasi digunakan untuk menguji kode program dan didapatkan 95,45 % code coverage dari keseluruhan kode dapat diuji kebenarnnya. Selain itu verifikasi diuji dengan memasukkan nilai sinyal ?0? sampai dengan ?F?. Hasilnya didapatkan 10 angka desimal valid dan tidak valid. Hasil desain pada tahap abstraksi sistem digital dapat digunakan pada tahap lanjutan dari bagian metode ASIC yaitu sintesis. Penulisan ini membahas desain Integrated Circuit (IC) untuk membangun seven segment. Seven segment digunakan untuk menampilkan angka integer desimal dari masukkan format Binary Code Decimal (BCD). IC seven segment ini dibangun dengan metode desain digital ASIC pada tahap model behavioral sebagai abstraksi sistem digital. Proses desain terdiri dari desain rancangan berbasiskan High Description Language (HDL), simulasi HDL dan verifikasi HDL. Seven segment ini berfokus pada 10 angka desimal ?0? sampai dengan ?9?. Hasil simulasi dapat bekerja dan menghasilkan pola yang sesuai dengan tabel kebenaran. Verifikasi digunakan untuk menguji kode program dan didapatkan 95,45 % code coverage dari keseluruhan kode dapat diuji kebenarnnya. Selain itu verifikasi diuji dengan memasukkan nilai sinyal ?0? sampai dengan ?F?. Hasilnya didapatkan 10 angka desimal valid dan ?A? -?F?tidak valid. Hasil desain pada tahap abstraksi sistem digital dapat digunakan pada tahap lanjutan dari bagian metode ASIC yaitu sintesis.