Studi Pergeseran Paradigma Komputasi Tepat-Waktu - Sukemi Sukemi (Annual Research Seminar (ARS), 2016)
Sebuah prosessor yang dibangun dengan umpan/masukan waktu yang variabel atau disebut dengan time driven processor diharapkan mampu bekerja optimal pada batasan waktu (deadline) yang ditetapkan walaupun hal ini belum berlaku bagi arsitektur komputer secara umum. Pendekatan awal akan dilakukan dengan memilah atau bahkan memotong bagian dari task yang bersifat mandatori dan optional dari sebuah penjadwal (scheduling). Hasil dari pendekatan ini adalah sebuah prosessor yang memiliki pemisah/pemangkas prioritas dari sebuah task. Pendekatan kedua, merancang sebuah prosessor yang memiliki kemampuan sebagai penghitung dengan tingkat ketelitian yang beragam (variable precision computing). Pendekatan terakhir dilakukan dengan ‘menambah’ kepastian presisi berupa interval aritmetika yang mampu memotong data/task. Potongan ‘tersebut’ berupa batasan atas dan batasan bawah dari area (bounds). Ke-tiga pendekatan ini dapat dibangun secara orthogonal menjadi sebuah prototipe prosessor yang memiliki lebar bit yang bervariasi (4, 8, 16, 32 dan 64 bit) dengan menambahkan sebuah selektor sebagai pemilah lebar bit yang optimal untuk menghasilkan optimalitas waktu komputasi. Hasil akhir dari representasi unit aritmetika dengan simulasi Altera Quartus II menunjukkan bahwa sub unit aritmetika Adder 4, 8, 16, 32 dan 64 bit orthogonal dengan selektor dan kolektor memberikan optimalisasi waktu proses eksekusi komputasi sebesar 4,53% jika dibanding tidak menggunakan selektor dan kolektor.