Pembuatan Alat Untuk Mendeteksi Taraf Logika Pada Sebuah Rangkaian Digital (STMIK Jakarta, 2008)