<![CDATA[Convolutional encoder sudah lama digunakan dalam dunia sistem komunikasi digital, bahkan sistem komunikasi digital modern masih menggunakan encoder tersebut. Prinsip convolutional encoder merupakan proses yang digunakan untuk menambah redundansi pada aliran sinyal yang masuk. Perancangan convolutional encoder banyak yang menggunakan rancangan finite state machine dan sudah berupa intelectual property (IP) core. IP core tersebut sangat membantu perancang perangkat keras jaringan dalam menganalisa dan merancang aplikasi sistem jaringan dalam pengiriman dan penerimaan data. Paper ini memaparkan implementasi field programmable gate array (FPGA) untuk membuat convolutional encoder. Prinsip yang digunakan dalam paper ini adalah merancang convolutional encoder menggunakan komponen pada tingkat register transfer logic (RTL). Komponen yang digunakan dalam rancangan adalah register geser (shift register), penjumlah (adder) dan mutiplekser. Hasil sintesis yang diperoleh dalam FPGA Spartan-3E untuk mengimplementasikan convolutional encoder (2, 1, 8) mengkonsumsi komponen 3 slices, 6 slice flip-flop, 4 4-input LUT, 4 IO, 4 bonded IOB dan 1 GCLK, sedangkan waktu yang diperlukan untuk memproses data masukan pada convolutional encoder berbasis FPGA sebesar 6,07ns.]]>
Copyrights © 2011
