Article Per Year (5 Year)
p-Index From 2020 - 2025
0.23
P-Index
This Author published in this journals
All Journal Blend Sains Jurnal Teknik
Prayogi , Satria Yudha
Unknown Affiliation
Automotive Engineering Civil Engineering, Building, Construction & Architecture Computer Science & IT Control & Systems Engineering Electrical & Electronics Engineering Engineering Industrial & Manufacturing Engineering Mechanical Engineering

Published : 1 Documents Claim Missing Document
Claim Missing Document
Check
Articles

Found 1 Documents
Search

 1 
Implementasi Cyclic Redudancy Check dalam Mendeteksi Bit Error pada Transmisi Data Sinaga, Sony Bahagia; Prayogi , Satria Yudha; Ikorasaki , Frans
Blend Sains Jurnal Teknik Vol. 1 No. 1 (2022): Edisi Juli
Publisher : Ilmu Bersama Center

Show Abstract | Download Original | Original Source | Check in Google Scholar | Full PDF (343.483 KB) | DOI: 10.56211/blendsains.v1i1.32

Abstract

Pengiriman informasi di dalam dunia telekomunikasi sering kali terjadi kesalahan terhadap data yang dikirim. Kesalahan tersebut disebabkan adanya gangguan pada level fisik, yaitu gangguan pada media saluran transmisi, seperti gangguan radiasi elektromagnetik, cakap silang, petir atau adanya gangguan akibat noise. Gangguan ini menyebabkan informasi yang diterima tidak sesuai dengan informasi yang dikirimkan. CRC adalah salah satu metode yang dapat digunakan untuk mendeteksi kesalahan pada sistem tersebut. Pada dasarnya CRC menggunakan perhitungan matematika terhadap sebuah bilangan yang disebut checksum (disebut juga nilai CRC), yang dibuat berdasarkan total bit yang akan ditransmisikan. Untuk mempermudah proses perhitungan nilai CEC maka dibuatlah suatu langkah atau algoritma yang dapat dimplementasikan kedalam bentuk software (bahasa pemrograman). Dalam penelitian ini dibuat suatu algoritma yang menggunakan CRC, dan mengimplementasikannya ke dalam bahasa pemrograman Visual Basic.
Co-Authors Ikorasaki , Frans Sinaga, Sony Bahagia