<![CDATA[Pengenalan digit tulisan tangan merupakan salahsatu aplikasi penting dalam kecerdasan buatan, yang banyakdigunakan pada sistem verifikasi identitas, pengolahandokumen, serta antarmuka visual berbasis citra. Jaringan saraftiruan (JST) seperti Multilayer Perceptron (MLP) telahmenjadi metode yang umum digunakan untuk menyelesaikanpermasalahan ini. Namun, implementasi JST pada CPU danGPU memiliki konsumsi daya yang tinggi dan latensi yangtidak selalu dapat diterima untuk aplikasi real-time dan sistemtertanam.Penelitian ini merancang dan mengimplementasikan sistempengenalan digit berbasis MLP pada FPGA menggunakanrepresentasi data fixed-point 8, 16, dan 32 bit. Model dilatihmenggunakan TensorFlow, kemudian bobot dan biasdikonversi serta dimuat ke dalam sistem FPGA. Implementasidirancang agar memaksimalkan efisiensi sumber daya dankecepatan pemrosesan tanpa mengorbankan akurasi. Hasilevaluasi menunjukkan bahwa sistem FPGA mampu melakukaninferensi dengan waktu rata-rata 12 mikrodetik 46 kali lebihcepat dibandingkan CPU lokal (560 mikrodetik) dan 24 kalilebih cepat dari GPU T4 di Google Colab (292 mikrodetik). Darisisi akurasi, sistem memperoleh hasil sebesar 84% (8-bit), 96%(16-bit), dan 96% (32-bit). Dari sisi konsumsi daya sistemmengonsumsi daya sebesar 1,9 Watt (8-bit), 2.0 Watt (16-bit),dan 2,2 Watt (32-bit).Kata kunci—FPGA, MNIST, Multilayer Perceptron,Representasi Fixed-point]]>
Copyrights © 2025
