Analisis Hambatan Bus Data Terhadap Kecepatan Komputer Model Von Neumann

Fathinah Farhatul Sholihah (Sultan Ageng Tirtayasa University)
Supriyanto (Sultan Ageng Tirtayasa University)

Jurnal Nasional Komputasi dan Teknologi Informasi
Vol. 9 No. 4 (2026): Agustus, 2026

Abstrak - Arsitektur komputer Von Neumann adalah fondasi utama komputer, namun adanya Von Neumann Bottleneck adalah sistem bus yang macet dan CPU yang menunggu data dari memori sehingga CPU menganggur, dengan menggunakan jalur bus yang tidak bisa memproses secara bersamaan atau bergantian. Sebuah bus data lama yang prosesnya lambat dengan solusi yang dijelaskan sehingga dapat mempercepat proses data dan instruksinya. Penelitian ini bertujuan untuk menganalisis karakteristik hambatan bus data pada arsitektur Von Neumann lama serta memetakan solusinya.Metode yang dibuat menggunakan Study Literatur Review (SLR) dengan membaca dan membandingkan menggunakan jurnal nasional atau internasional dengan batasan tahun 2018-2026 sehingga jurnal yang dipakai sesuai. Hasil dari pembahasan yaitu solusi dari pada hambatan sebuah bus data pada komputer model Von Neumann dengan menggunakan model Harvard dan cache memory terbukti efektif meminimalkan frekuensi akses bus utama sehingga mampu meningkatkan throughput data atau neuromorfik yang meniru cara kerja otak manusia. Dalam penelitian ini akan memberikan solusi modern untuk komputer Von Neumann lama. Kata kunci: Arsitektur Von Neumann; Sistem bus data; Von Neumann Bottleneck; Abstract - The Von Neumann computer architecture is the main foundation of computers, but the Von Neumann Bottleneck is a system where the bus gets clogged and the CPU waits for data from memory, leaving the CPU idle, because the bus cannot process simultaneously or alternately. An old data bus with slow processing can be improved with the solutions described, which can speed up data and instruction processing. This research aims to analyze the characteristics of data bus bottlenecks in old Von Neumann architectures and to map out solutions. The method used is a Literature Review Study (SLR) by reading and comparing using national or international journals within the years 2018-2026, so the journals used are relevant. The result of the discussion is that the solution to a data bus bottleneck in Von Neumann computers using a Harvard model and cache memory has been proven effective in minimizing main bus access frequency, thus increasing throughput.data or neuromorphic that mimics how the human brain works. This research will provide a modern solution for the old Von Neumann computers. Keywords: Von Neumann Architecture; Data Bus System; Von Neumann Bottleneck;