Article Per Year (5 Year)
p-Index From 2021 - 2026
0.23
P-Index
This Author published in this journals
All Journal Seminar Nasional Hasil Riset dan Pengabdian (SNHRP)
Aris Eko Saputro
Unknown Affiliation
Other

Published : 1 Documents Claim Missing Document
Claim Missing Document
Check
Articles

Found 1 Documents
Search

 1 
PENGEMBANGAN MODUL PRAKTIKUM FPGA BERBASIS TANG NANO 4K MENGGUNAKAN GOWIN IDE UNTUK PEMBELAJARAN VERILOG HDL DAN SISTEM DIGITAL Aris Eko Saputro; Mochammad Darwis
Seminar Nasional Hasil Riset dan Pengabdian Vol. 8 (2026): Seminar Nasional Hasil Riset dan Pengabdian (SNHRP) Ke 8 Tahun 2026
Publisher : LPPM Universitas PGRI Adi Buana

Show Abstract | Download Original | Original Source | Check in Google Scholar

Abstract

Pembelajaran Field Programmable Gate Array (FPGA) di perguruan tinggi masih menghadapi kendala berupa keterbatasan modul praktikum yang sistematis, tingginya biaya perangkat, serta minimnya media pembelajaran berbasis FPGA berbiaya rendah. Penelitian ini bertujuan mengembangkan modul praktikum FPGA berbasis Tang Nano 4K menggunakan Gowin IDE untuk mendukung pembelajaran Verilog Hardware Description Language (HDL) dan sistem digital. Penelitian menggunakan metode Research and Development (R&D) yang meliputi analisis kebutuhan, perancangan, pengembangan, validasi, dan uji coba kepada mahasiswa. Modul mencakup materi pengenalan FPGA, penggunaan Gowin IDE, pemrograman Verilog HDL, simulasi, sintesis, implementasi, serta praktikum gerbang logika, rangkaian sekuensial, counter, finite state machine (FSM), PWM, antarmuka seven-segment display, UART, SPI, dan I²C. Hasil validasi menunjukkan tingkat kelayakan sebesar 94,2% dari ahli materi dan 94,0% dari ahli media dengan kategori sangat layak. Uji praktikalitas pada 30 mahasiswa memperoleh nilai 93,7% (sangat praktis). Nilai rata-rata meningkat dari 58,4 (pre-test) menjadi 84,9 (post-test) dengan N-Gain 0,64, sedangkan uji paired sample t-test menunjukkan perbedaan yang signifikan (p < 0,001). Hasil penelitian menunjukkan bahwa modul yang dikembangkan valid, praktis, dan efektif sebagai media pembelajaran Verilog HDL dan sistem digital berbasis FPGA.
Co-Authors Mochammad Darwis