Article Per Year (5 Year)
p-Index From 2020 - 2025
0
P-Index
This Author published in this journals
All Journal Jurnal Mahasiswa TEUB
Kanzi Mahfi
Jurusan Teknik Elektro Fakultas Teknik Universitas Brawijaya
Education

Published : 1 Documents Claim Missing Document
Claim Missing Document
Check
Articles

Found 1 Documents
Search

 1 
Penerapan Floating Point Unit Sebagai Co-processor yang Diimplementasikan dengan Menggunakan FPGA Kanzi Mahfi; Mochammad Rif'an; Waru Djuriatno
Jurnal Mahasiswa TEUB Vol 1, No 3 (2013)
Publisher : Jurnal Mahasiswa TEUB

Show Abstract | Download Original | Original Source | Check in Google Scholar | Full PDF (808.849 KB)

Abstract

Sirkuit aritmatika merupakan bagian penting dari sistem digital. Dengan kemajuan luar biasa dalam VLSI, banyak sirkuit yang kompleks, yang kemarin tak terpikirkan menjadi mudah terealisasi saat ini.Dalam skripsi ini unit aritmatika bekerja berdasarkan standar IEEE 754 untuk bilangan floating point presisi tunggal telah diimplementasikan pada FPGA Spartan 3E. Unit aritmatika yang diimplementasikan memiliki unit pengolahan 32 bit yang mampu untuk melakukan operasi aritmatika seperti, penjumlahan, pengurangan, perkalian dan pembagian serta mampu menangani operasi perhitungan khusus yang tidak bisa dikerjakan oleh model operasi standar. Sintesis FPGA untuk unit aritmatika dilakukan dengan menggunakan Xilinx ISE 11.1.Hasilnya unit aritmatika ini mampu bekerja menghitung dua buah bilangan floating point presisi tunggal standar IEEE 754 dengan waktu yang dibutuhkan sebesar 233.689ns.   Kata Kunci— Floating Point, FPGA, Standar IEEE 754, Unit Aritmatika, Operasi Aritmatika.
Co-Authors Rif'an, Mochammad Waru Djuriatno