Implementasi Discrete Cosine Transform Pada Field Programmable Gate Array

Yan Felix Monangin (Jurusan Teknik Elektro Fakultas Teknik Universitas Brawijaya)
Waru Djuriatno (Jurusan Teknik Elektro Fakultas Teknik Universitas Brawijaya)
Mochammad Rif'an (Jurusan Teknik Elektro Fakultas Teknik Universitas Brawijaya)

Jurnal Mahasiswa TEUB
Vol 2, No 2 (2014)

Pengurangan jumlah perkalian, merupakan suatu cara untuk menghasilkan komputasi cepat Discrete Cosine Transform (DCT). Algoritma 1-D DCT Loeffler merupakan modifikasi dari persamaan 1-D DCT klasik yang mampu meminimumkan penggunaan operasi perkalian dari 64 pengali menjadi 11 pengali. Implementasi DCT ke perangkat keras FPGA Xilinx Spartan 3E dilakukan sebagai upaya efektifitas dan untuk mempercepat proses komputasi. Implementasi dengan FPGA artinya kita merancang sebuah perangkat keras langsung dengan cara mengkonfigurasi unit yang ada di FPGA. Pengkonfigurasian unit yang ada di dalam FPGA dapat dilakukan melalui skematic maupun dengan menggunakan Hardware Description Language (Verilog atau VHDL). Sumber data untuk implementasi DCT menggunakan mikrokontroler dengan operasi interupsi dengan pemicu clock FPGA. Akurasi perhitungan implementasi DCT menunjukkan adanya error yang masih dapat ditoleransi terhadap perhitungan DCT dengan MATLAB. Jumlah slice yang digunakan untuk implementasi unit 2-D DCT pada penelitian ini sebesar 54 % dari total 4656 slices.Kata kunci : Discrete Cosine Transform, Algoritma Loeffler-Ligtenberg-Moschytz, FPGA, VHDL, Xilinx ISE.