<![CDATA[Penelitian ini membahas pengaruh penerapan teknologi pipeline terhadap performa prosesor superskalar dalam siklus data dengan meninjau hubungan antara kedalaman pipeline, lebar issue width, dan mekanisme branch prediction terhadap efisiensi eksekusi instruksi. Penelitian dilakukan menggunakan pendekatan simulasi kuantitatif berbasis perangkat lunak arsitektur prosesor seperti SimpleScalar dan gem5, dengan beberapa variasi konfigurasi tahap pipeline (5, 10, dan 15) dan lebar issue (1, 2, dan 4). Hasil simulasi menunjukkan bahwa peningkatan kedalaman pipeline dan perluasan issue width secara signifikan meningkatkan nilai Instruction per Cycle (IPC) serta efisiensi prosesor, di mana kombinasi pipeline 15 tahap dengan issue width empat dan hybrid branch prediction menghasilkan IPC tertinggi sebesar 2,3 dengan efisiensi 85%. Namun, semakin dalam pipeline, kompleksitas kontrol dan potensi hazard juga meningkat, sehingga keseimbangan antara kedalaman pipeline, akurasi branch prediction, dan efisiensi daya menjadi faktor penting dalam desain prosesor modern. Penelitian ini menegaskan bahwa penerapan pipeline yang optimal mampu meningkatkan throughput dan stabilitas kinerja prosesor superskalar tanpa mengorbankan efisiensi energi.]]>
Copyrights © 2025
