Articles
<![CDATA[Purwarupa Alat Pengendali Kamera WEB Otomatis Berbasiskan Mikrokontroller dan Firmware Open Wrt ]]>
<![CDATA[Satya Ariyono]]>;
<![CDATA[Suci Kembaren]]>;
<![CDATA[Sunny Arif Sudiro]]>
<![CDATA[ Jurnal Ilmiah KOMPUTASI Vol 14, No 2 (2015): Desember ]]>
Publisher : <![CDATA[STMIK JAKARTA STI&K ]]>
Show Abstract
|
Download Original
|
Original Source
|
Check in Google Scholar
<![CDATA[Perkembangan dari sistem pemantau telah berkembang pesat. Dengan menggunakan mikrokontroler sebagai pengendali otomatis arah sorot kamera web dan firmware openwrt yang dipasang pada router dapat membuat router bekerja seperti mini PC. Rancang bangun alat ini dapat dibuat dengan menggunakan Firmware openwrt yang diperuntukkan bagi sebuah router. Streaming kamera web yang dibuat menggunakan openwrt menggunakan package bernama mjpg-streamer. Motion yang dibuat menggunakan openwrt menggunakan package motion. Dropboxuploader yang berguna untuk akses perangkat agar dapat terhubung dengan cloud storage. Penggabungan kedua package tersebut dapat menghasilkan sebuah sistem pemantau sederhana yang dapat di akses dengan berbagai macam media seperti ponsel, lapotop, maupun komputer dan berbagai media komunikasi lainnya dengan membuka akses cloudstorage. Alat pengendali ini dapat menggerakkan kamera webke arah 0o dan 90o secara otomatis berdasarkan keberadaan objek.Kata Kunci: Arduino, Dropbox, KameraWeb, MotorServo, OpenWRT, Pirsensor.Jurnal Ilmiah KOMPUTASI, Volume 14 Nomor : 2, Desember 2015 ISSN : 1412-9434]]>
<![CDATA[Triple Transposisi dan Spread Spectrum sebagai Metode untuk Pengembangan Algoritme Steganografi ]]>
<![CDATA[Herdyan Kharisma Putra]]>;
<![CDATA[Sunny Arief Sudiro]]>
<![CDATA[ Jurnal Ilmiah KOMPUTASI Vol 17, No 2 (2018): Juni ]]>
Publisher : <![CDATA[STMIK JAKARTA STI&K ]]>
Show Abstract
|
Download Original
|
Original Source
|
Check in Google Scholar
<![CDATA[Kerahasiaan data merupakan bagian dari keamanan system, steganografi adalahs salah satu teknik dalam menyembunyikan informasi ke dalam sebuah wadah (media) sehingga data yang disembunyikan menjadi rahasia. Salah satu metode steganografi adalah Spread Spectrum,  metode ini merupakan suatu teknik pentransmisian dengan menggunakan pseudonoise code yang terdiri dari tiga proses, yaitu pengambilan pesan dari matriks frekuensi, demodulasi, dan de-spreading. Aplikasi ini dibangun dengan bahasa pemrograman Java Android menggunakan Eclipse Helios. Kerahasiaan dari sebuah pesan menjadi salah satu sektor yang menjadi perhatian penulis dalam penelitian ini, sehingga dilakukan penelitian mengenai kombinas pengamanan pesan menggunakan metode Kriptografi. Kriptografi merupakan proses pengamanan suatu pesan dengan mengembangkan pola pembangkit acak sehingga pesan sulit bahkan tidak bisa terbaca saat dibuka oleh orang yang tidak memiliki hak akses. Metode yang dikembangkan merupakan gabungan dari metode Vigènere Cipher dan metode Cipher transposisi. ]]>
<![CDATA[CRC 8-BIT ENCODER-DECODER COMPONENT IN FPGA USING VHDL ]]>
<![CDATA[SALEH, ANDHI RACHMAN]]>;
<![CDATA[SUDIRO, SUNNY ARIEF]]>
<![CDATA[ ELKOMIKA: Jurnal Teknik Energi Elektrik, Teknik Telekomunikasi, & Teknik Elektronika Vol 8, No 1 (2020): ELKOMIKA ]]>
Publisher : <![CDATA[Institut Teknologi Nasional, Bandung ]]>
Show Abstract
|
Download Original
|
Original Source
|
Check in Google Scholar
|
DOI: 10.26760/elkomika.v8i1.58
<![CDATA[ABSTRAK Cyclic Redundancy Check (CRC) adalah salah satu jenis dari deteksi kesalahan yang digunakan pada pengiriman data. CRC umumnya digunakan di jaringan digital dan perangkat penyimpanan untuk mendeteksi perubahan tidak disengaja pada data asli. CRC memiliki keandalan yang tinggi dalam pengiriman data karena CRC menggunakan algoritma berdasarkan cyclic code. Pada artikel ini generator polinomial yang digunakan dalam encoder dan decoder adalah CCITT X8 + X2 + X + 1 dan dengan lebar bit data 8 bit. CRC-8-CCITT biasanya digunakan pada Asynchronous Transfer Mode (ATM) headers, Integrated Services Digital Network (ISDN) HEC, dll. Pada penelitian ini dilakukan perancangan dan diterapkan dengan menggunakan VHDL. Software pendukung yang digunakan untuk mengimplementasikan VHDL adalah Xilinx ISE 8.1i. Rancangan encoder dan decoder CRC ini memiliki komponen yang lebih effisien. Kata kunci: Cyclic Redundancy Check (CRC), VHDL Language, Xilinx ISE 8.1i ABSTRACT Cyclic Redundancy Check (CRC) is one type of error detection used in data transmission. CRC commonly used in digital networks and storage devices to detect accidental changes to raw data. CRC has high reliability in data transmission because uses algorithms based on cyclic codes. In this article the polynomial generator used in the encoder and decoder is the CCITT X8 + X2 + X + 1 and with a width of 8 bits data bits.CRC-8-CCITT usually used at Asynchronous Transfer Mode (ATM) headers, Integrated Services Digital Network (ISDN) HEC, etc. This article presents design and implementation of a component using VHDL. The supporting software used to implement VHDL is Xilinx ISE 8.1i. This CRC encoder and decoder design have more efficient components. Keywords: Cyclic Redundancy Check (CRC), VHDL Language, Xilinx ISE 8.1i]]>
<![CDATA[PURWARUPA SISTEM TRANSAKSI ELEKTRONIK BERBASISKAN RFID DAN MIKROKONTROLLER ARDUINO ]]>
<![CDATA[Mhd. Ridwan]]>;
<![CDATA[Sunny Arief Sudiro]]>
<![CDATA[ Jurnal Ilmiah KOMPUTASI Vol 18, No 1 (2019): Maret ]]>
Publisher : <![CDATA[STMIK JAKARTA STI&K ]]>
Show Abstract
|
Download Original
|
Original Source
|
Check in Google Scholar
<![CDATA[Sistem transaksi secara elektronik adalah salah satu bentuk teknologi dalam melakukan transaksi yang sedang berkembang saat ini. Sistem ini telah menggantikan sistem sebebelumnya yaitu penggunaan alat tukar berupa barang fisik seperti logam dan kertas dalam melakukan penjualan maupun pembelian barang. Penggunaan sistem elektronik ini bertujuan untuk meniadakan berbagai dampak penggunaan barang fisik sebagai alat tukar barang. Perkembangan teknologi Radio Frequency Identification Devices (RFID) dan mikrokontroler telah diterapkan pada berbagai bidang. Penggabungan fungsi mikrokontroler dan RFID dapat meniadakan berbagai masalah transaksi yang ditimbulkan dari penggunaan alat tukar berupa uang kertas maupun logam. Penerapan tersebut berupa penggunaan kartu RFID, Visual Basic 6.0 dan arduino uno sebagai komponen utama dalam sistem transaksi. ]]>
<![CDATA[DESAIN SKEMATIK ALGORITMA HISTOGRAM UNTUK KEBUTUHAN ANALISIS TEKSTUR CITRA BERBASIS FPGA (Field Programmable Gate Array) ]]>
<![CDATA[Pertiwi, Atit]]>;
<![CDATA[Madenda, Sarifuddin]]>;
<![CDATA[Sudiro, Sunny Arief]]>
<![CDATA[ Prosiding KOMMIT 2014 ]]>
Publisher : <![CDATA[Prosiding KOMMIT ]]>
Show Abstract
|
Download Original
|
Original Source
|
Check in Google Scholar
<![CDATA[Makalah ini menyajikan desain skematik algoritma histogram denganmenggunakan FPGA (Field Programmable Gate Array) untuk analisis tekstursecara real time. Desain algoritma histogram dibangun oleh komponen digitaldecoder dan counter. Secara khusus komponen digital decoder yangdigunakan adalah 8 to 256 decoder yang berfungsi untuk menentukan nilaiderajat keabuan suatu citra dan komponen digital counter 16 bit yangdirancang khusus untuk menghitung jumlah kejadian kemungkinan munculnyanilai intensitas derajat keabuan suatu citra yang berkisar antara 0 – 255.Pemrosesan algoritma secara parallel di dalam FPGA dapat meningkatkankecepatan proses dan penggunaan sumberdaya yang lebih efisien. Denganperforma yang tinggi dapat digunakan dalam aplikasi seperti diagnose medisdan deteksi target. Pembuatan desain algoritma histogram ini menggunakanperangkat lunak xilinx ISE 9.2i yang compatible dengan FPGA Spartan 3e.]]>
<![CDATA[PENANGANAN TOLERANSI KESALAHAN (FAULT TOLERANCE) PADA SISTEM PEMBAYARAN ELEKTRONIS DALAM LINGKUP SISTEM TERDISTRIBUSI ]]>
<![CDATA[Sudiro, Sunny Arief]]>;
<![CDATA[Hakim, Abdul]]>
<![CDATA[ Jurnal Ilmiah Teknologi dan Rekayasa Vol 23, No 3 (2018) ]]>
Publisher : <![CDATA[Universitas Gunadarma ]]>
Show Abstract
|
Download Original
|
Original Source
|
Check in Google Scholar
|
DOI: 10.35760/tr.2018.v23i3.2467
<![CDATA[Kinerja suatu sistem tidak terlepas dari penanganan kesalahan pada sistem tersebut dan hal ini sangat mempengaruhi tingkat layanan sistem kepada penggunanya. Dari kecepatan layanan misalnya, sistem yang terlalu cepat belum tentu baik bagi pengguna dan sebaliknya. Seandainya terdapat kesalahan atau kegagalan fungsi dari sistem atau sub sistem sudah pasti mempengaruhi tingkat layanan tersebut. Dalam artikel ini dipaparkan mekanisme untuk menangani dan mentolerir serta antisipasi terhadap kesalahan pada suatu sistem atau subsistem pembayaran elektronis menggunakan mesin anjungan tunai mandiri (ATM) dalam suatu jaringan komputer.]]>
<![CDATA[SMART TROLLEY ]]>
<![CDATA[Delta Agus Wardiananto]]>;
<![CDATA[Sunny Arief Sudiro]]>
<![CDATA[ Jurnal Ilmiah KOMPUTASI Vol 19, No 2 (2020): Juni ]]>
Publisher : <![CDATA[STMIK JAKARTA STI&K ]]>
Show Abstract
|
Download Original
|
Original Source
|
Check in Google Scholar
<![CDATA[Perkembangan dunia teknologi saat ini memberikan banyak sekali dampak positif pada ilmu Interaksi Manusia dan Komputer (Human Computer Interaction). Saat ini manusia dimungkinkan dapat berinteraksi dengan komputer malalui perintah layer sentuh (touchscreen), perintah suara (voice command), gerakan tangan (motion gesture), gerakan mata (eyes motion) dan sebagainya. Interaksi Manusia dan Komputer (Human Computer Interaction) merupakan suatu disiplin ilmu yang mengajarkan dan mengkaji komunikasi atau interaksi antara pengguna dengan sistem. Tujuan dari Interaksi Manusia dan Komputer (Human Computer Interaction) adalah menghasilkan sebuah sistem yang berguna, aman, nyaman, produktif, efektif, efisien dan fungsional. Artikel ini memaparkan tentang perkembangan dan inovasi teknologi interaksi manusia dan komputer (Human Computer Interaction), khususnya mengenai Smart Trolley]]>
<![CDATA[Efficient Implementation of Mean, Variance and Skewness Statistic Formula for Image Processing Using FPGA Device ]]>
<![CDATA[Aqwam Rosadi Kardian]]>;
<![CDATA[Sunny Arief Sudiro]]>;
<![CDATA[Sarifuddin Madenda]]>
<![CDATA[ Bulletin of Electrical Engineering and Informatics Vol 7, No 3: September 2018 ]]>
Publisher : <![CDATA[Institute of Advanced Engineering and Science ]]>
Show Abstract
|
Download Original
|
Original Source
|
Check in Google Scholar
|
DOI: 10.11591/eei.v7i3.687
<![CDATA[Processing statistic formula in image processing and accessing data from memory is easy in software, the other hand for hardware implementation is more dificult considering a lot of constraint. This article proposes an implementation of optimum mean, variance and skewness formula in FGPA Device. The proposed circuit design for all formulas only need three additions component (in three accumulators) and two divisions using two shift-right-registers, two subtractors, one adder and six multipliers. For 8x8 image size need 64 clock cycles to finish the mean, variance and skewness calculations, comparing other approach that need more than 1024 additions component without skewness calculation. Implementation into FPGA needs 68 slices of flip-flops and 121 of 4 input LUTs.]]>
<![CDATA[Efficient Implementation of Mean, Variance and Skewness Statistic Formula for Image Processing Using FPGA Device ]]>
<![CDATA[Aqwam Rosadi Kardian]]>;
<![CDATA[Sunny Arief Sudiro]]>;
<![CDATA[Sarifuddin Madenda]]>
<![CDATA[ Bulletin of Electrical Engineering and Informatics Vol 7, No 3: September 2018 ]]>
Publisher : <![CDATA[Institute of Advanced Engineering and Science ]]>
Show Abstract
|
Download Original
|
Original Source
|
Check in Google Scholar
|
Full PDF (566.065 KB)
|
DOI: 10.11591/eei.v7i3.687
<![CDATA[Processing statistic formula in image processing and accessing data from memory is easy in software, the other hand for hardware implementation is more dificult considering a lot of constraint. This article proposes an implementation of optimum mean, variance and skewness formula in FGPA Device. The proposed circuit design for all formulas only need three additions component (in three accumulators) and two divisions using two shift-right-registers, two subtractors, one adder and six multipliers. For 8x8 image size need 64 clock cycles to finish the mean, variance and skewness calculations, comparing other approach that need more than 1024 additions component without skewness calculation. Implementation into FPGA needs 68 slices of flip-flops and 121 of 4 input LUTs.]]>
<![CDATA[Efficient Implementation of Mean, Variance and Skewness Statistic Formula for Image Processing Using FPGA Device ]]>
<![CDATA[Aqwam Rosadi Kardian]]>;
<![CDATA[Sunny Arief Sudiro]]>;
<![CDATA[Sarifuddin Madenda]]>
<![CDATA[ Bulletin of Electrical Engineering and Informatics Vol 7, No 3: September 2018 ]]>
Publisher : <![CDATA[Institute of Advanced Engineering and Science ]]>
Show Abstract
|
Download Original
|
Original Source
|
Check in Google Scholar
|
DOI: 10.11591/eei.v7i3.687
<![CDATA[Processing statistic formula in image processing and accessing data from memory is easy in software, the other hand for hardware implementation is more dificult considering a lot of constraint. This article proposes an implementation of optimum mean, variance and skewness formula in FGPA Device. The proposed circuit design for all formulas only need three additions component (in three accumulators) and two divisions using two shift-right-registers, two subtractors, one adder and six multipliers. For 8x8 image size need 64 clock cycles to finish the mean, variance and skewness calculations, comparing other approach that need more than 1024 additions component without skewness calculation. Implementation into FPGA needs 68 slices of flip-flops and 121 of 4 input LUTs.]]>
